Soal-Soal Menguji Diri

  Pernyataan :

1. Gerbang adalah rangkaian logika dengan satu atau lebih dari satu sinyal masukan tetapi hanya ... sinyal-sinyal ini berupa tegangan ... atau tinggi.
2. Inverter (pembalik) merupakan sebuah gerbang dengan hanya ... masukan ; keluaran inverter selalu berlawanan dengan keadaan masukan. inverter disebut juga gerbang ... kadang-kadang keluaran inverter sebagai komplemen dari masukannya.
3. Gerbang OR mempunyai dua atau lebih dari dua sinyal masukan jika salah satu masukannya ... maka keluarannya juga tinggi. logika selalu sama dengan ... dimana n adalah jumlah bit masukan.
4. Gerbang ... memilikidua atau lebih sinyal masukan. semuya masukan hanya dalam keadaan tinggi untuk memperoleh keluaran tinggi.
5. Dalam aljabar boole, tanda garis di atas menyatakan operasi NOT tanda plus menyatakan operasi ... , dan tanda perkalian menyatakan operasi ...
6. Inverter, gerbang OR dan gerbang AND disebut unsur pembuat kepurusan karena gerbang-gerbang logika tersebut dapat mengenali masukan ... tertentu dan mengabaikan yang lain, suatu gerbang akan mengenali kata tertentu bial keluarannya berupa keadaan ...

 Jawaban :

1. 1 sinyal keluaran, rendah
2. 1 sinyal, NOT
3. tinggi, 2ⁿ 
4. AND
5. OR, AND
6. kata, tinggi

CARI TAHU TENTANG DARI IC 74LS73 J-K FLIP FLOP

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.

SIMBOL DARI J-K FF

            GAMBAR RANGKAIAN DALAM IC 74LS73

TABEL KEBENARAN DARI IC 74LS73

               BENTUK DAN UKURAN FISIK DARI IC 74LS73

Macam-Macam Flip-Flop

Flip-Flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor, dan dioda yang dirangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial. Flip-Flop merupakan rangkaian logika yang memiliki output Q1 dan Q2 yang selalu berlawanan kondisinya.

Ada dua jenis Flip-Flop yaitu Astabil Flip-Flop dan Bistabil Flip-Flop. Pada Bistabil Flip-Flop memiliki jenis – jenis antara lain :

1. RS Flip-Flop
2. RS Clocked Flip-Flop
3. D Flip-Flop
4. JK Flip-Flop

Untuk memahami lebih jelas mengenai Flip-flop, maka dapat dilihat pada materi berikut ini:

A. Astabil Flip - Flop

    Astabil Flip-Flop merupakan Flip-Flop yang secara langsung outputnya bergantian berubah saat catu daya diberikan kepadanya. 

Syarat pada Astabil Flip – Flop, yaitu :

1. R1 = R2 ≤ 2,2 kΩ
2. C1` = C2 , bebas

Frekuensi outputnya = 1/1,414 x R x C

Dengan C = 1/1,414 x R

Astabil Flip-Flop berfungsi sebagai sumber lock pada rangkaian logika. Untuk memahami Astabil Flip-Flop dapat dilihat pada rangkaian pengujian berikut. 

Rangkaian Pengujian 

• Alat / Bahan : * Papan Bread Board

                               * IC SN 7404
                               * Capasitor
                               * Resistor
                               * Dioda LED
                               * Kabel
                               * Baterai

• Gambar Rangkaian :
  
   
  
  

B. Bistabil Flip – Flop
     Merupakan Flip –Flop yang outputnya akan tetap selama tidak dilakukan perubahan. Berikut macam-macam Bistabil Flip-Flop :


1) RS Flip-Flop 
      a. Teori Singkat :

Suatu RS Flip-Flop mempunyai dua kedudukan stabil. Dalam keadaan tidak bekerja informasi input pada RS Flip-Flop tipe in adalah R = 0, S = 0. Flip-flop bereaksi dengan cepat apabila informasi pada salah satu inputnya berubah. Suatu pulsa set (S = 1) membuat Flip-Flop dalam keadaan Set yaitu Q = 1, sedangkan pulsa Reset (R = 1) membuat Flip-Flop Reset misalnya Q' = 1. Penggabungan input tidak boleh dilakukan karena akan menghasilkan kedudukan yang tidak tentu. Gerbang yang dipakai adalah Gerbang NAND. Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan : satu disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0).

Simbol : 

     b. Rangkaian Pengujian

• Alat / Bahan : * Papan Bread Board

                               * IC SN 7402
                               * Capasitor
                               * Resistor
                               * Dioda LED
                               * Kabel
                               * Baterai

• Gambar Rangkaian :

     c. Hasil Pengujian

In		Out		Keterangan
R	S	Q	Q'
0	0	1	1	Dilarang
0	1	0	1	OK
1	0	1	0	OK
1	1	-	-	Tidak diketahui

     d. Kesimpulan 

1. Jika harga R = 0 dan S = 0 maka Outputnya Q = 1 dan Q'= 1, hasil tersebut dilarang.
2. Jika harga R = 0 dan S = 1 maka Outputnya Q = 0 dan Bukan Q' = 1, hasil tersebut OK.
3. Jika harga R = 1 dan S = 0 maka Outputnya Q = 1 dan Bukan Q' = 0, hasil tersebut OK.
4. Jika harga R = 1 dan S = 1, hasil yang diperoleh tidak diketahui.

"Apabila hasil Outputnya berlainan, maka RS Flip-Flop dapat dipakai, dan jika kedua Outputnya sama, maka hasilnya dilarang dan tidak diketahui".

2) RS Clocked Flip – Flop

       a. Teori Singkat

Bekerjanya sebuah clocked RS Flip-Flop sama caranya seperti RS Flip-Flop pada rangkaian pertama, kecuali bahwa Flip – Flop ini aktif hanya selama CP = 1.

R-S-C Flip-Flop bersifat output akan berubah jika R dan S diubah dan diubah oleh Clock.

Simbol :

      b. Rangkaian Pengujian 

• Alat / Bahan : * Papan Bread Board
           * IC SN 7400
           * Capasitor
           * Resistor
           * Dioda LED
           * Kabel
           * Baterai
  
  
• Gambar Rangkaian
  
   
  
  

     c. Hasil Pengujian

In			Out		Keterangan
C	S	R	Q	Q'
0 ke 1	0	0	-	-	Tdk terdefenisi
0 ke 1	1	0	1	0	OK
0 ke 1	0	1	0	1	OK
0 ke 1	1	1	1	1	Dilarang

     d. Kesimpulan

1. Jika S = 0, R = 0 maka Outputnya tidak terdefenisi
2. Jika S = 1, R = 0 maka Q = 1, Q' = 0, hasilnya OK.
3. Jika S = 0, R = 1 maka Q = 0, Q' = 1, hasilnya OK.
4. Jika S = 1, R = 1 maka Q = 1, Q' = 1, hasilnya Dilarang.

" Jika output keduanya berlainan, maka hasilnya OK, dan jika sama maka hasilnya tidak terdefenisi dan dilarang".

3) D Flip – Flop

     a. Teori Singkat

Pada dasarnya D Flip-Flop dapat dilihat sebagai RS Flip-flop dengan satu input yang dihubungkan dengan yang lain melalui sebuah Inverter. Sebuah masalah yang terjadi pada Flip-flop RS adalah saat keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk mengatasinya adalah dengan mengizinkan hanya sebuah input saja. FF-D mampu mengatasi masalah tersebut. Sifat Flip-Flop ini adalah Output sama dengan input D Ketika Clock Dirubah.

Simbol :

     b. Rangkaian Pengujian

• Alat / Bahan :     * Papan Bread Board
   * IC SN 7474
   * Capasitor
   * Resistor
   * Dioda LED
   * Kabel
   * Baterai
• Gambar Rangkaian :
  
  Dari gambar rangkaian gerbang FF_D di atas, maka simbol logika FF-D yang dirangkai dari FF_RS menjadi :

            Gambar Rangkaian IC : 

       c. Hasil Pengujian
           Saat MR dan MS tidak aktif

In		Out
C	D	Q	Q'
0 ke 1	0	0	1
0 ke 1	1	1	0

           Saat MR dan MS aktif

In		Out
MR	MS	Q	Q'
1	0	1	0
0	1	0	1
1	1	-	-
0	0	1	1

     d. Kesimpulan

1. Jika MR dan MS nya berlainan, maka hasilnya OK.
2. Jika MR = 1, MS = 1, maka hasilnya tidak terdefenisi.
3. Jika MR = 0, MS = 0. maka hasilnya dilarang.

 
4. JK Flip - Flop
     a. Teori Singkat 

Bekerjanya JK Flip-flop ini serupa caranya seperti Clocked-RS-Flip-flop kecuali dengan input JK = 1 1, input tidak memberikan tanda untuk state tertentu, input selalu membuat output invert.

Simbol :

     b. Rangkaian Pengujian

• Alat / Bahan : * Papan Bread Board
           * IC SN 7473
           * Capasitor
           * Resistor
           * Dioda LED
           * Kabel
           * Baterai
   
• Gambar Rangkaian 
  
  
   Rangkaian IC :
  
  
  

       c. Hasil Pengujian

In			Out
C	J	K	Q	Q'
1 ke 0	0	0	-	-
1 ke 0	0	1	0	1
1 ke 0	1	0	1	0
1 ke 0	1	1	1	1

            NB : sifat ini hanya berlaku jika MS dan MR tidak aktif. Jika ingin diaktifkan lihat tabel di atas.

       d. Kesimpulan

1. Jika J = 0, K = 0 maka Outputnya tidak berubah.
2. Jika J = 1, K = 0 maka Q = 1, Q' = 0.
3. Jika J = 0, K = 1 maka Q = 0, Q' = 1.
4. Jika R = 0, S = 1 maka Q = 1, Q' =1 (kondisi berlawanan).